基于verilog的數字鐘設計

  • 基于verilog的數字鐘設計
  • 基于verilog的數字鐘設計

北京单场奖金计算公式 www.ygpyvk.com.cn 基于verilog的數字鐘設計

基于verilog的數字鐘設計


設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘,并具有定時與鬧鐘功能,能在設定的時間發出鬧鈴音,能非常方便地對小時、分鐘和秒進行手動調節以校準時間,每逢整點,產生報時音報時

電路項目的主要芯片及數據手冊

電路相關文件

電路圖文件
clock.zip
描述:quartus12.0工程文件
教程
數字鐘實驗報告.doc
描述:實驗報告
分享到:
收藏 (0)
電子硬件助手小程序 電子硬件助手小程序

電路城電路折扣劵獲取途徑:

電路城7~10折折扣劵(全場通用):對本電路進行評分獲??;

電路城6折折扣劵(限購≤100元電路):申請成為賣家,上傳電路,審核成功后獲取。

(版權歸張浩所有)

版權聲明:電路城所有電路均源于網友上傳或網上搜集,供學習和研究使用,其版權歸原作者所有,對可以提供充分證據的侵權信息,本站將在確認后24小時內刪除。對本電路進行投訴建議,點擊投訴本電路反饋給電路城。

使用說明:直接使用附件資料或需要對資料PCB板進行打樣的買家,請先核對資料的完整性,如果出現問題,電路城不承擔任何經濟損失!

換一批 more>>

大家都在看:

繼續閱讀

銷量
0
查看
89
參數名 參數值
發布于 2019 年 07 月 25日
相關文章

Moore8直播課堂

tracer ??